AN

Family list

1 family member for: JP8254714

Derived from 1 application

1 PRODUCTION OF REFLECTION TYPE LIQUID CRYSTAL DISPLAY

DEVICE

Inventor: SASAKI TAKAHIRO; YOSHIDA HIDESHI; Applicant: FUJITSU LTD

(+4) **EC:**

IPC: G02F1/1335; G02F1/136; G02F1/1368 (+

Publication info: JP8254714 A - 1996-10-01

Data supplied from the esp@cenet database - Worldwide

Patent number:

JP8254714

Publication date:

1996-10-01

Inventor:

SASAKI TAKAHIRO; YOSHIDA HIDESHI; HANAOKA

KAZUTAKA; TSUDA HIDEAKI; SENDA HIDEO;

NAKAMURA KIMIAKI

Applicant:

FUJITSU LTD

Classification:

- international:

G02F1/1335; G02F1/136; G02F1/1368; G02F1/13;

(IPC1-7): G02F1/136; G02F1/1335

- european:

Application number: JP19950056959 19950316 Priority number(s): JP19950056959 19950316

Report a data error here

Abstract of JP8254714

PURPOSE: To entirely eliminate the problem of corrosion and dissolution by the galvanic cell effect occurring in a developer at the time of forming a mask to be used for patterning of a reflection electrode film when AI is used for the reflection electrode film and ITO for connecting electrodes and even if pinhole exists in the reflection electrode film. CONSTITUTION: TFT parts are covered with a passivation film 30 formed with through-holes 30A in which source electrodes 28S are partly exposed. A resist film 34 is formed in the state of exposing the connecting electrodes 32G in gate terminal parts and exposing the connecting electrodes 32D in drain terminal parts. Openings 34A of reflection electrode patterns exposing the through-holes 30A are formed by executing exposing and developing of the resist film 34. The reflection electrode film 35 is formed on the resist film 34 including the openings 34A. The resist film 34 is peeled together with the reflection electrode film 35 existing therein, by which the reflection electrodes in contact with the source electrodes 28S are obtd.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出顧公開番号

特開平8-254714

(43)公開日 平成8年(1996)10月1日

(51) Int. C1. 6		識別記号	FΙ	FI		
G02F	1/136	500	G02F	1/136	500	
	1/1335	520		1/1335	520	

審査請求 未請求 請求項の数3 OL (全18頁)

(21)出願番号	特顧平7-56959	(71)出願人	000005223
			富士通株式会社
(22)出願日	平成7年(1995)3月16日		神奈川県川崎市中原区上小田中4丁目1番
			1 号
	ļ	(72)発明者	佐々木 貴啓
	İ		神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(72)発明者	吉田 秀史
			神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
	Ş	(74)代理人	弁理士 柏谷 昭司 (外1名)
	,		

最終頁に続く


(54) 【発明の名称】反射型液晶表示装置の製造方法

(57)【要約】

【目的】 反射型液晶表示装置の製造方法に関し、反射電極膜にA1を、また、接続用電極にITOを用い、しかも、反射電極膜にピン・ホールが存在している場合であっても、反射電極膜をパターン化する為に用いるマスクを形成する際、現像液に起因する電池効果に依る腐食・溶解の問題は無縁であるようにする。

【構成】 TFT部分ではソース電極28Sの一部が表出されるスルー・ホール30Aが形成されたパッシベーション膜30で覆われ、ゲート端子部分では接続用電極32Gが表出され、ドレイン端子部分では接続用電極32Dが表出された状態でレジスト膜34を形成し、レジスト膜34の露光と現像を行ってスルー・ホール30Aを表出する反射電極パターンの開口34Aを形成し、開口34Aを含むレジスト膜34上に反射電極膜35を形成し、レジスト膜34をその上に在る反射電極膜35を形成し、レジスト膜34をその上に在る反射電極膜35と共に剥離してソース電極28Sとコンタクトする反射電極を得る。

『程要所に於けるTFT基板を表す要部切断側面関



【特許請求の範囲】

【請求項1】 TFT基板を製造する工程中に於いて、

1

TFT部分ではソース電極の一部が表出されるスルー・ホールが形成されたパッシベーション膜で覆われ、ゲート端子部分では接続用電極が表出され、ドレイン端子部分では接続用電極が表出された状態でレジスト膜を全面に形成する工程と、

次いで、前記レジスト膜の露光及び現像を行って前記スルー・ホールを表出する反射電極パターンの開口を形成する工程と、

次いで、前記反射電極パターンの開口を含むレジスト膜 上に反射電極膜を形成する工程と、

次いで、前記レジスト膜をその上に在る反射電極膜と共 に剥離して前記ソース電極とコンタクトする反射電極を 形成する工程とが含まれてなることを特徴とする反射型 液晶表示装置の製造方法。

【請求項2】レジスト膜の露光及び現像を行ってスルー・ホールを表出する反射電極パターンの開口及び遮光膜パターンの開口を形成する工程と、

次いで、前記反射電極パターンの開口及び遮光膜パター 20 ンの開口を含むレジスト膜上に反射電極膜を形成する工 程と、

次いで、前記レジスト膜をその上に在る反射電極膜と共に剥離して前記ソース電極とコンタクトする反射電極及びTFTへの光リークを抑制する遮光膜を同時に形成する工程とが含まれることを特徴とする請求項1記載の反射型液晶表示装置の製造方法。

【請求項3】接続用電極の材料がITOであり且つ反射 電極の材料がAIであることを特徴とする請求項1或い は2記載の反射型液晶表示装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、視差が起こり難いよう に改善された構造をもつ反射型液晶表示装置を製造する 方法に関する。

【0002】現在、反射型液晶表示装置に於いては、反射板をセルの外側に設置した構造にした場合、背面ガラス基板の厚さに起因する視差が起こり易くなるので、それに対処する為、反射層をセルの内部に設けた構造にすることが行われている。

【0003】然しながら、そのようにすると、製造中或いは製造後に損傷が発生し、製造歩留りの低下や信頼性の劣化が起こるので、これを改善する必要があり、本発明に依れば、その問題を解消することができる。

[0004]

【従来の技術】図18は標準的な反射型液晶表示装置に 於けるTFT(thin filmtransisto r)基板を表す要部平面図である。

【0005】図に於いて、1は透明絶縁性基板(ガラス 及びソース電極28Sが対向して形成され、それ等の上基板)、2はTFT領域、3はゲート端子、4はドレイ 50 にはソース電極28S上に開口をもつパッシベーション

ン端子をそれぞれ示している。

【0006】図19は図18に見られるTFT領域の一部を拡大して表した要部平面図であり、ある画素を中央にして、その近傍も含めて表してある。

【0007】図に於いて、11はゲート電極・配線、11Aはゲート電極、12はドレイン電極・配線、12Aはドレイン電極、13Aはスルー・ホール、14は画素電極(反射電極)をそれぞれ示している。

10 【0008】図20は図18に見られる端子の部分を拡大して表した要部平面図であって、(A)はゲート端子部分、また、(B)はドレイン端子部分であり、図19に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。

【0009】図に於いて、15は外部素子との接続用電極、16はスルー・ホール、17は外部素子との接続用電極、18はスルー・ホールをそれぞれ示している。

【0010】反射層をセルの内部に設けた構造の反射型液晶表示装置を得るには、図18乃至図20について説明したTFT基板に於いて、画素電極14を反射電極として機能することが可能であるようにすれば良く、次に、そのような構成をもったTFT基板を作成する工程について説明する。

【0011】図21乃至図23は図18乃至図20について説明したTFT基板を製造する工程について説明する為の工程要所に於けるTFT基板を表す要部切断側面図であり、以下、これ等の図を参照しつつ解説する。

【0012】ただし、何れの図に於いても、(TFT部分)は、図19に見られるTFT部分を線X-Xに沿って切断して表した図であり、(ゲート端子部分)は、図20に於ける(A)に見られるゲート端子部分を線Y-Yに沿って切断して表した図であり、(ドレイン端子部分)は、図20に於ける(B)に見られるドレイン端子部分を線X-Xに沿って切断して表した図である。

【0013】図21に表されたTFT基板の構成に至るまでの工程は、反射電極膜35の形成を除き、図1万至図13(A)について説明されている本発明一実施例の工程と全く同じであるから、それ等の図及び説明を参照されると良い。

40 【0014】図21(A)参照

21 - (1)

図示されているTFT基板の状態は、

【0015】① (TFT部分) に於いて

絶縁性透明基板21上にゲート電極22Gが形成され、ゲート電極22Gはゲート絶縁膜24で覆われ、ゲート 絶縁膜24上に活性層25が形成され、ゲート電極22 Gに対応する活性層25上にチャネル保護膜26が形成 され、チャネル保護膜26を挟んでドレイン電極28D 及びソース電極28Sが対向して形成され、それ等の上 にはソース電極28S上に開口をもつパッシベーション

2

膜30が形成され、パッシベーション膜30上には前記 開口を介してソース電極28Sとコンタクトする反射電 極膜35が形成された状態に在る。

【0016】② (ゲート端子部分) に於いて 絶縁性透明基板21上にゲート電極・配線22Lが形成 され、その上はゲート電極・配線22L上に開口をもつ ゲート絶縁膜24及び同じく開口をもつパッシベーショ ン膜30で覆われ、パッシベーション膜30上には前記 開口を介してゲート電極・配線22Lにコンタクトする 接続用電極32Gが形成され、その上を反射電極膜35 10 が覆っている状態に在る。

【0017】(3) (ドレイン端子部分) に於いて 絶縁性透明基板21はゲート絶縁膜24で覆われ、ゲー ト絶縁膜24上にはパターニングされた活性層25を下 地としてドレイン電極・配線28Lが形成され、その上 はドレイン電極・配線28L上に開口をもつパッシベー ション膜30で覆われ、パッシベーション膜30上には 前記開口を介してゲート電極・配線28Lにコンタクト する接続用電極32Dが形成され、その上を反射電極膜 35が覆っている状態に在る。

【0018】さて、本発明一実施例の図1乃至図13 (A) について説明されている工程に結び付く反射電極 膜35の形成から説明しよう。

[0019]21-(2)

真空蒸着法を適用することに依り、Al或いはAgから なる反射電極膜35を形成する。

【0020】図21(B)参照

21 - (3)

スピン・コート法を適用することに依り、反射電極膜3 5上にレジストを塗布してレジスト膜36を形成する。 【0021】図22(A)参照

22 - (1)

リソグラフィ技術に於けるレジスト・プロセスを適用す ることに依り、レジスト膜36の露光及び現像を行い、 TFT部分に於ける反射電極のパターンを形成する。 尚、ゲート端子部分、及び、ドレイン端子部分にレジス ト膜は残らない。

【0022】図22(B)参照

22 - (2)

パターニングされたレジスト膜36をマスクにして反射 40 電極膜35のエッチングを行って、TFT部分では反射 電極35Rを形成する。尚、ゲート端子部分及びドレイ ン端子部分に於ける反射電極膜35は除去されてしま う。

【0023】図23参照

23 - (1)

レジスト剥離液中に浸漬するなどして、反射電極膜35 をエッチングした際のマスクであるレジスト膜36を除 去する。

【0024】これに依って、TFT部分では、ソース電 50 反射電極膜をパターン化する為に用いるマスクを形成す

極28Sとコンタクトしている反射電極35Rが表出さ れ、ゲート端子部分及びドレイン端子部分では、接続電

[0025]

【発明が解決しようとする課題】前記説明した従来の技 術に於ける工程で、反射電極膜35をエッチングして反 射電極35Rとするには、硝酸+酢酸+リン酸+水から なるエッチング液をエッチャントとするウエット・エッ チング法を適用している。

【0026】反射電極35Rとしては、反射率が高い材 料で構成することが好ましいのは勿論であり、その意味 からはAgが最適であるが、Agは拡散率が高い材料で あって、下地への拡散及び反応の可能性は大きい。

【0027】これに対し、Alは下地への拡散及び反応 の可能性が小さく、また、集積回路に於けるメタライゼ ーションに広く用いられ、エッチング条件などの特性も 良いことから、反射電極35Rには、A1を用いること が多い。

【0028】ところで、図21乃至図23について記述 20 した従来の技術に於いて、その工程21-(1)乃至2 2-(2)に見られる説明で、ゲート端子部分及びドレ イン端子部分では、ITOからなる接続用電極32G及 び32D上にA1からなる反射電極膜35が成膜され、 その反射電極膜35はウエット・エッチングされること は前記した通りである。

【0029】一般に、薄膜は、バルク状態の物質に比較 し、格子欠陥が桁違いに多く、結晶は不完全であり、従 って、反射電極膜35には多くのピン・ホールが生成さ れている。

【0030】図24は図21 (B) に破線の円で囲んだ 30 部分を拡大して表した要部切断側面図であり、図21に 於いて用いた記号と同記号は同部分を表すか或いは同じ 意味を持つものとする。

【0031】図に於いて、35PはITOからなる接続 用電極32G或いは32D上に形成された反射電極膜3 5に生成されたピン・ホールを示している。

【0032】さて、図示の状態で、レジスト膜36の鍵 光及び現像を行った場合、その現像液が反射電極膜35 と接続用電極32G或いは32Dとの両方に同時に接す ることになる。

【0033】前記した通り、反射電極膜35の材料がA 1であって、接続用電極32G或いは32Dの材料が1 T〇である場合、現像液が介在して電池効果が起こり、 AlとITOが反応して腐食・溶解されるので、これ が、TFTの製造歩留り、延いては、反射型液晶表示装 置の製造歩留りを確実に低下させていることが判った。

【0034】本発明では、反射電極膜にAlを、そし て、接続用電極にITOをそれぞれ用い、しかも、反射 電極膜にピン・ホールが存在している場合であっても、

極32G及び32Dが表出される。

(4)

5

る際、現像液に起因する電池効果に依る腐食・溶解の問題は無縁であるようにする。

[0035]

【課題を解決するための手段】本発明では、反射電極膜をパターン化することに依って反射電極を形成するに際してリフト・オフ法を適用するようにし、そのリフト・オフの為のマスクをリソグラフィ技術に於けるレジスト・プロセスの露光及び現像で作成する間、その工程上、ゲート端子部分及びドレイン端子部分がレジスト膜で必然的に覆われた状態になることが基本になっている。 【0036】前記したところから、本発明の反射型液晶表示装置の製造方法に於いては、

(1) TFT基板を製造する工程中に於いて、TFT部 分(例えば各図に於ける(TFT部分))ではソース電 極(例えばソース電極28S)の一部が表出されるスル ー・ホール(例えばスルー・ホール30A)が形成され たパッシペーション膜(例えばパッシペーション膜3 0) で覆われ、ゲート端子部分(例えば各図に於ける (ゲート端子部分)) では接続用電極(例えば接続用電 極32G)が表出され、ドレイン端子部分(例えば(ド 20 レイン端子部分))では接続用電極(例えば接続用電極 32D) が表出された状態でレジスト膜(例えばレジス ト膜34)を全面に形成する工程と、次いで、前記レジ スト膜の露光及び現像を行って前記スルー・ホールを表 出する反射電極パターンの開口(例えば開口34A)を 形成する工程と、次いで、前記反射電極パターンの開口 を含むレジスト膜上に反射電極膜(例えば反射電極膜3 5) を形成する工程と、次いで、前記レジスト膜をその 上に在る反射電極膜と共に剥離して(リフト・オフ)前 記ソース電極とコンタクトする反射電極(例えば反射電 30 極35R)を形成する工程とが含まれてなることを特徴 とするか、或いは、

【0037】(2)前記(1)に於いて、レジスト膜の 露光及び現像を行ってスルー・ホールを表出する反射電 極パターンの開口及び遮光膜パターンの開口を形成する 工程と、次いで、前記反射電極パターンの開口及び遮光 膜パターンの開口(例えば遮光膜パターンの開口34 B)を含むレジスト膜上に反射電極膜を形成する工程 と、次いで、前記レジスト膜をその上に在る反射電極膜 と共に剥離して前記ソース電極とコンタクトする反射電 を発びTFTへの光リークを抑制する遮光膜(例えば遮 光膜35C)を同時に形成する工程とが含まれることを 特徴とするか、或いは、

【0038】(3)前記(1)或いは(2)に於いて、接統用電極の材料が ITOであり且つ反射電極の材料が A1であることを特徴とする。

[0039]

【作用】前記手段を採ることに依り、反射電極膜と接続 ト電極材料膜22のエッチングを行用電極とが接触した状態で、レジスト膜の現像が行われ はゲート電極22Gを、ゲート端子ることは皆無であり、従って、反射電極膜がAIで、ま 50 ・配線22Lをそれぞれ形成する。

た、ゲート端子部分及びドレイン端子部分に於ける接続 用電極がITOで、それぞれ構成されている場合であっ ても、電池効果に起因する腐食・溶解は発生することが なく、TFTアレイで制御される反射型液晶表示装置の 製造歩留りは向上する。

[0040]

【実施例】図1万至図15は本発明の第一実施例である 反射型液晶表示装置に用いるTFT基板を製造する工程 について説明する為の工程要所に於けるTFT基板を表 10 す要部切断側面図であり、以下、これ等の図を参照しつ つ解説する。

【0041】これ等の図に於いても、(TFT部分)は、図19に見られるTFT部分を線X-Xに沿って切断して表したものに類似する図であり、(ゲート端子部分)は図20(A)に見られるゲート端子部分を線Y-Yに沿って切断して表したものに類似する図であり、(ドレイン端子部分)は図20(B)に見られるドレイン端子部分を線X-Xに沿って切断して表したものに類

【0042】図1(A)参照

1 - (1)

似する図である。

通常の液晶表示装置に用いられている絶縁性透明基板21を用意する。この絶縁性透明基板21の材料には、一般にガラスを用いるが、その他、Siウエハやプラスチックスなどを用いることもできる。

[0043]1-(2)

絶縁性透明基板21上にゲート電極材料膜22を形成する。このゲート電極材料膜22には、A1、Ti、Crなどの導電性物質を用いることができ、また、成膜技術としては、真空蒸着法、スパッタリング法、化学気相堆積(chemical vapor deposition:CVD)法などを適用することができる。

【0044】図1(B)参照

1 - (3)

スピン・コート法を適用することに依り、ゲート電極材 料膜22上にレジストを塗布してレジスト膜23を形成 オス

【0045】図2(A)参照

2 - (1)

リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、レジスト膜23の露光及び現像を行い、ゲート電極及びゲート・パス・ラインであるゲート電極・配線のパターンを形成する。尚、ドレイン端子部分にレジスト膜は残らない。

【0046】図2(B)参照

2 - (2)

パターニングされたレジスト膜23をマスクにしてゲート電極材料膜22のエッチングを行って、TFT部分ではゲート電極22Gを、ゲート端子部分ではゲート電極・配線22Lをそれぞれ形成する。

【0047】ゲート電極材料膜22をエッチングするに は、その材料に対応して、HC1系エッチング液やフッ 化水素酸系エッチング液などをエッチャントとして選択 するウエット・エッチング法を適用するか、或いは、C F. 系ガスやCC1.系ガスなどをエッチング・ガスと して選択する反応性イオン・エッチング(reacti ve ion etching:RIE) 法を適用する ことができる。

【0048】図3(A)参照

3 - (1)

レジスト剥離液中に浸漬し且つ超音波を加えるなどし て、ゲート電極材料膜22をエッチングした際のマスク であるレジスト膜23を除去する。これに依って、ゲー ト電極22G及びゲート電極・配線22Lが表出される が、ドレイン端子部分には、勿論、何も残らないので、 絶縁性透明基板21のままである。

【0049】図3(B)参照

3 - (2)

CVD法を適用することに依り、全面にゲート絶縁膜2 4を形成する。このゲート絶縁膜24の材料としては、2029を形成する。 SiN或いはSiO、などを用いることができる。

[0050]3 - (3)

CVD法を適用することに依り、全面に活性層25を形 成する。この活性層25の材料としてはSiを用いて良 63.

[0051]3-(4)

例えばイオン注入法を適用することに依り、n型不純物 イオン、或いは、p型不純物イオンを活性層25に打ち 込んで導電性化する。尚、不純物の活性化熱処理は、そ れ独自に実施しても、或いは、適当な段階で、他の熱処 30 パターニングされたレジスト膜29をマスクにしてソー 理と兼ねて実施することも可能である。

[0052]3-(5)

CVD法を適用することに依り、チャネル保護膜26を 形成する。このチャネル保護膜26の材料としてはSi N、或いは、SiO, などを用いることができる。

【0053】図4(A)参照

4 - (1)

スピン・コート法を適用することに依り、チャネル保護 膜26上にレジストを塗布してレジスト膜27を形成す

【0054】図4(B)参照

4 - (2)

リソグラフィ技術に於けるレジスト・プロセスを適用す ることに依り、レジスト膜27の露光及び現像を行い、 TFTに於ける実際のチャネル保護膜のパターンを形成 する。尚、ゲート端子部分及びドレイン端子部分にはレ ジスト膜は残らない。

【0055】図5(A)参照

5 - (1)

フッ化水素酸系エッチング液をエッチャントとするウエ 50 面処理を施しても良い。

ット・エッチング法を適用することに依り、レジスト膜 27をマスクとしてチャネル保護膜26のエッチングを 行う。尚、ゲート端子部分及びドレイン端子部分にはチ ャネル保護膜は残らない。

【0056】図5(B)参照

5 - (2)

チャネル保護膜26をエッチングした際のマスクである レジスト膜27を剥離する。これに依って、チャネル保 護膜26が表出される。

【0057】図6(A)参照

6 - (1)

全面にソース・ドレイン電極材料膜28を形成する。こ のソース・ドレイン電極材料には、A1、Ti、Crな どの導電性物質を用いることができ、そして、成膜技術 として、真空蒸着法、スパッタリング法、CVD法など を適用することができる。

[0058]6-(2)

スピン・コート法を適用することに依り、ソース・ドレ イン電極材料膜28上にレジストを塗布してレジスト膜

【0059】図7(A)参照

7 - (1)

リソグラフィ技術に於けるレジスト・プロセスを適用す ることに依り、レジスト膜29の露光及び現像を行い、 ソース電極及びドレイン電極及びドレイン・バス・ライ ンであるドレイン電極・配線のパターンを形成する。

尚、ゲート端子部分にレジスト膜は残らない。

【0060】図7(B)参照

7 - (2)

ス・ドレイン電極材料膜28のエッチングを行って、T FT部分ではソース電極28S及びドレイン電極28D を、ドレイン端子部分ではドレイン電極・配線28Lを それぞれ形成する。尚、ゲート端子部分に於けるソース ・ドレイン電極材料膜28は全て除去されてしまう。

【0061】図8(A)参照

8 - (1)

レジスト剥離液中に浸漬するなどして、ソース・ドレイ ン電極材料膜28をエッチングした際のマスクであるレ ジスト膜29を除去する。これに依って、ソース電極2 40 85及びドレイン電極28Dとドレイン電極・配線28 しが表出される。

【0062】図8(B)参照

8 - (2)

CVD法を適用することに依って、全面にパッシベーシ ョン膜30を形成する。このパッシベーション膜30の 材料としては、SiN或いはSiO. などを用いること ができる。尚、後に形成する反射電極を乱反射面にする 為、画素電極に対応する領域のパッシベーション膜に粗

【0063】図9(A)参照

9 - (1)

スピン・コート法を適用することに依り、パッシベーシ ョン膜30上にレジストを塗布してレジスト膜31を形 成する。

【0064】図9(B)参照

9 - (2)

リソグラフィ技術に於けるレジスト・プロセスを適用す ることに依り、レジスト膜31の露光及び現像を行い、 口31A、ゲート端子部分ではゲート電極・配線22L へのスルー・ホール形成用開口31B、ドレイン端子部 分ではドレイン電極・配線28しへのスルー・ホール形 成用開口31Cをそれぞれ形成する。

【0065】図10(A)参照

10 - (1)

フッ化水素酸系エッチング液をエッチャントとするウエ ット・エッチング法を適用することに依って、レジスト 膜31をマスクとしてパッシベーション膜30のエッチ 0 B、スルー・ホール30Cを形成する。

【0066】図10(B)参照

10 - (2)

レジスト剥離液中に浸漬するなどして、スルー・ホール 30A、スルー・ホール30B、スルー・ホール30C を形成した際にマスクとして用いたレジスト膜31を除 去する。

【0067】図11(A)参照

11 - (1)

のゲート・ドレイン端子材料膜32には、ITO(in dium tin oxide) を用いて良く、また、 成膜技術としては、真空蒸着法、スパッタリング法など を適用することができる。

【0068】ゲート・ドレイン端子材料膜32は、後に パターニングされるのであるが、これは、ゲート端子及 びドレイン端子を外部素子と接続する際の半田付けの強 度を向上させる為に必要となるものである。

【0069】図11(B)参照

11 - (2)

スピン・コート法を適用することに依り、ゲート・ドレ イン端子材料膜32上にレジストを塗布してレジスト膜 33を形成する。

【0070】図12(A)参照

12 - (1)

リソグラフィ技術に於けるレジスト・プロセスを適用す ることに依り、レジスト膜33の露光及び現像を行い、 ゲート端子部分に於ける外部案子との接続用電極、及 び、ドレイン端子部分に於ける外部素子との接続用電極 のパターンを形成する。尚、TFT部分にレジスト膜は 50 【0078】図15参照

残らない。

【0071】図12(B)参照

12 - (2)

パターニングされたレジスト膜33をマスクにしてゲー ト・ドレイン端子材料膜32のエッチングを行って、ゲ ート端子部分では1TO膜からなる接続用電極32G を、ドレイン端子部分では同じく接続用電極32Dをそ れぞれ形成する。

【0072】ゲート・ドレイン端子材料膜32をエッチ TFT部分ではソース電極へのスルー・ホール形成用開 10 ングするには、無水蓚酸をエッチャントとするウエット ・エッチング法、或いは、FeCl、をエッチング・ガ スとするドライ・エッチング法などを適用することがで

【0073】図13 (A) 参照

13 - (1)

レジスト剥離液中に浸渍するなどして、ゲート・ドレイ ン端子材料膜32をエッチングした際のマスクであるレ ジスト膜33を除去する。これに依って、接続用電極3 2G及び接続用電極32Dが表出されるが、TFT部分 ングを行い、スルー・ホール30A、スルー・ホール3 20 には、何も残らないので、ソース電極28S上にスルー ・ホール30Aをもつパッシベーション膜30が存在す るのみである。

【0074】図13(B)参照

13 - (2)

スピン・コート法を適用することに依り、全面にレジス トを塗布して厚さが例えば8000 (人) 程度のレジス ト膜34を形成する。

【0075】図14(A)参照

14 - (1)

全面にゲート・ドレイン端子材料膜32を形成する。こ 30 リソグラフィ技術に於けるレジスト・プロセスを適用す ることに依り、レジスト膜34の露光及び現像を行って 開口34Aを形成し、パッシベーション膜30に形成さ れてソース電極285の一部をのぞむスルー・ホール3 0 Aを再び表出させる。尚、ゲート端子部分及びドレイ ン端子部分はレジスト膜34で覆われた状態に在る。

【0076】図14(B)参照

14 - (2)

レジスト膜34を残した状態で、真空蒸着法を適用する ことに依り、厚さが例えば5000〔Å〕程度であるA 40 1からなる反射電極膜35を形成する。尚、反射電極膜 35は、乱反射可能にする為、少なくとも画素電極14 の領域に対応する部分を粗面処理しても良い。

【0077】反射電極膜35を形成する技術としては、 真空蒸着法の他、スパッタリング法、或いは、CVD法 などを適用することができる。また、反射電極膜35の 厚さは3000 [A] 以上であることが望ましい。尚、 反射電極膜35は、レジスト膜34が厚く形成されてい ることから、そのステップ・カバリッジは悪い状態にあ る。

15 - (.1)

レジスト剥離液中に浸渍するなどして、レジスト膜34 を反射電極膜35と共に除去する。

【0079】これに依って、TFT部分では、ソース電 極28Sとコンタクトした反射電極35Rが形成された が、ゲート端子部分及びドレイン端子部分では、反射電 極膜35の全てがレジスト膜34上に在ったので、残ら ず除去されてしまい、接続電極32G及び32Dが表出 される。

【0080】このようにして製造されたTFT基板は、 対向基板、液晶など共に反射型液晶表示装置として組み 立てられるが、電池効果に起因する腐食・溶解が起こる ことはない。

【0081】図16及び図17は本発明の第二実施例で ある反射型液晶表示装置に用いるTFT基板を製造する 工程について説明する為の工程要所に於けるTFT基板 を表す要部切断側面図であり、以下、この図を参照しつ つ解説する。尚、図1乃至図15に於いて用いた記号と 同記号は同部分を表すか或いは同じ意味を持つものとす る。

【0082】図16に表されたTFT基板の構成に至る までの工程は、反射電極膜35の形成を除き、図1乃至 図13(A)について説明されている本発明一実施例の 工程と全く同じであるから、それ等の図及び説明を参照 されると良い。

【0083】図16(A)参照

16 - (1)

リソグラフィ技術に於けるレジスト・プロセスを適用す ることに依り、レジスト膜34の露光及び現像を行って 開口34A及び開口34Bを形成し、開口34A内に は、パッシベーション膜30に形成されてソース電極2 88の一部をのぞむスルー・ホール30Aを再び表出さ せる。尚、ゲート端子部分及びドレイン端子部分はレジ スト膜34で覆われた状態に在る。

【0084】図16 (B) 参照

16 - (2)

レジスト膜34を残した状態で、真空蒸着法を適用する ことに依り、厚さが例えば5000〔Å〕程度であるA 1からなる反射電極膜35を形成する。尚、反射電極膜 35は、乱反射可能にする為、少なくとも画素電極14 40 の領域に対応する部分を粗面処理しても良い。

【0085】反射電極膜35を形成する技術としては、 真空蒸着法の他、スパッタリング法、或いは、CVD法 などを適用することができる。また、反射電極膜35の 厚さは3000 [A] 以上であることが望ましい。尚、 この場合も反射電極膜35は、レジスト膜34が厚く形 成されていることから、そのステップ・カバリッジは悪 い状態にある。

【0086】図17参照

17 - (1)

レジスト剥離液中に浸漬するなどして、レジスト膜34 を反射電極膜35と共に除去する。

【0087】これに依って、TFT部分では、ソース電 極28Sとコンタクトした反射電極35R及び遮光膜3 5 Cが形成されたが、ゲート端子部分及びドレイン端子 部分では、反射電極膜35の全てがレジスト膜34上に 在ったので、残らず除去されてしまい、接続電極32G 及び32Dが表出される。

【0088】このようにして製造されたTFT基板は、 10 第一実施例と同様、対向基板、液晶など共に反射型液晶 表示装置として組み立てられるが、電池効果に起因する 腐食・溶解が起こることはなく、また、遮光膜35Cの 存在に依って、光リークに依るTFTの誤動作は抑制さ れるので、対向基板側にブラック・マトリクスを形成す る必要がなくなり、開口率を向上させることができる。

【0089】本発明に於いては、前記実施例に限られ ず、他に多くの改変を実現させることができ、例えば、 反射電極膜35を乱反射可能にする為、粗面処理した が、これは、反射電極膜35をパターン化して反射電極 35Rとしてから粗面処理するなどは任意に選択して良

[0090]

【発明の効果】本発明に依る反射型液晶表示装置に於い ては、TFT基板を製造する際、TFT部分ではソース 電極の一部が表出されるスルー・ホールが形成されたパ ッシベーション膜で覆われ、ゲート端子部分では接続用 電極が表出され、ドレイン端子部分では接続用電極が表 出された状態でレジスト膜を全面に形成し、レジスト膜 の露光及び現像を行って反射電極パターンの開口を形成 し、レジスト膜上に反射電極膜を形成し、レジスト膜を その上に在る反射電極膜と共に剥離してソース電極とコ ンタクトする反射電極を形成する。

【0091】前記構成を採ることに依り、反射電極膜と 接続用電極とが接触した状態で、レジスト膜の現像が行 われることは皆無であり、従って、反射電極膜がAl で、また、ゲート端子部分及びドレイン端子部分に於け る接続用電極がITOで、それぞれ構成されている場合 であっても、電池効果に起因する腐食・溶解は発生する ことがなく、TFTアレイで制御される反射型液晶表示 装置の製造歩留りは向上する。

【図面の簡単な説明】

【図1】本発明の第一実施例である反射型液晶表示装置 に用いるTFT基板を製造する工程について説明する為 の工程要所に於けるTFT基板を表す要部切断側面図で

【図2】本発明の第一実施例である反射型液晶表示装置 に用いるTFT基板を製造する工程について説明する為 の工程要所に於けるTFT基板を表す要部切断側面図で ある。

50 【図3】本発明の第一実施例である反射型液晶表示装置

に用いるTFT基板を製造する工程について説明する為 の工程要所に於けるTFT基板を表す要部切断側面図で

【図4】本発明の第一実施例である反射型液晶表示装置 に用いるTFT基板を製造する工程について説明する為 の工程要所に於けるTFT基板を表す要部切断側面図で ある。

【図5】本発明の第一実施例である反射型液晶表示装置 に用いるTFT基板を製造する工程について説明する為 の工程要所に於けるTFT基板を表す要部切断側面図で 10 ある。

【図6】本発明の第一実施例である反射型液晶表示装置 に用いるTFT基板を製造する工程について説明する為 の工程要所に於けるTFT基板を表す要部切断側面図で ある。

【図7】本発明の第一実施例である反射型液晶表示装置 に用いるTFT基板を製造する工程について説明する為 の工程要所に於けるTFT基板を表す要部切断側面図で ある。

【図8】本発明の第一実施例である反射型液晶表示装置 20 に用いるTFT基板を製造する工程について説明する為 の工程要所に於けるTFT基板を表す要部切断側面図で ある.

【図9】本発明の第一実施例である反射型液晶表示装置 に用いるTFT基板を製造する工程について説明する為 の工程要所に於けるTFT基板を表す要部切断側面図で ある。

【図10】本発明の第一実施例である反射型液晶表示装 置に用いるTFT基板を製造する工程について説明する 為の工程要所に於けるTFT基板を表す要部切断側面図 30 である。

【図11】本発明の第一実施例である反射型液晶表示装 置に用いるTFT基板を製造する工程について説明する 為の工程要所に於けるTFT基板を表す要部切断側面図 である。

【図12】本発明の第一実施例である反射型液晶表示装 置に用いるTFT基板を製造する工程について説明する 為の工程要所に於けるTFT基板を表す要部切断側面図 である。

【図13】本発明の第一実施例である反射型液晶表示装 40 置に用いるTFT基板を製造する工程について説明する 為の工程要所に於けるTFT基板を表す要部切断側面図 である。

【図14】本発明の第一実施例である反射型液晶表示装 置に用いるTFT基板を製造する工程について説明する 為の工程要所に於けるTFT基板を表す要部切断側面図 である。

【図15】本発明の第一実施例である反射型液晶表示装 置に用いるTFT基板を製造する工程について説明する 為の工程要所に於けるTFT基板を表す要部切断側面図 50 32 ゲート・ドレイン端子材料膜

である。

【図16】本発明の第二実施例である反射型液晶表示装 置に用いるTFT基板を製造する工程について説明する 為の工程要所に於けるTFT基板を表す要部切断側面図 である。

【図17】本発明の第二実施例である反射型液晶表示装 置に用いるTFT基板を製造する工程について説明する 為の工程要所に於けるTFT基板を表す要部切断側面図 である。

【図18】図18は標準的な反射型液晶表示装置に於け るTFT基板を表す要部平面図である。

【図19】図18に見られるTFT領域の一部を拡大し て表した要部平面図である。

【図20】図18に見られる端子の部分を拡大して表し た要部平面図である。

【図21】図18乃至図20について説明したTFT基 板を製造する工程について説明する為の工程要所に於け るTFT基板を表す要部切断側面図である。

【図22】図18乃至図20について説明したTFT基 板を製造する工程について説明する為の工程要所に於け るTFT基板を表す要部切断側面図である。

【図23】図18乃至図20について説明したTFT基 板を製造する工程について説明する為の工程要所に於け るTFT基板を表す要部切断側面図である。

【図24】図21に破線の円で囲んだ部分を拡大して表 した要部切断側面図である。

【符号の説明】

21 絶縁性透明基板

22 ゲート電極材料膜

22G ゲート電極

22L ゲート電極・配線

23 レジスト膜

24 ゲート絶縁膜

25 活性層

26 チャネル保護膜

レジスト膜 2.7

28 ソース・ドレイン電極材料膜

288 ソース電極

28D ドレイン電極

28L ドレイン電極・配線

29 レジスト膜

30 パッシベーション膜

30A スルー・ホール

30B スルー・ホール

30C スルー・ホール

31 レジスト膜

3 1 A スルー・ホール形成用開口

31B スルー・ホール形成用開口

31C スルー・ホール形成用開口

32G 接続用電極

32D 接続用電極

33 レジスト膜

34 レジスト膜

35 反射電極膜

35R 反射電極

350 遮光膜

35P ピン・ホール

36 レジスト膜


【図1】

【図2】

16

L程要所に於けるTFT基板を表す要部切断側面図

L程要所に於けるTFT基板を表す要部切断側面図



<u>®</u>

(図4) [図3] 1:程要所に於けるTFT基板を表す要部切断側面図 T程要所に於けるTFT基板を表す要部切断側面閉 (ドレイン雑子部分) (ドレイン稿子部分) (ドレイン菓子部分) (ドレイン端子部分) (ゲート編十部分) (ゲート端子部分) (ゲート増子部分) (ゲート婚子部分) 27:レジスト膜 (TFT部分) (TFT部分) (TFT部分) (丁FT部分)


<u>@</u>

3

【図 1 8 】 標準的なTFT基板を表す要部平面図

₹

:




1 : 透明絶縁性基板 2 : T F T 領域 3 : ゲート端子 4 : ドレイン端子

2 8 : ソース・ドレイン 2 8 : ソース・ドレイン 2 9 : ソース・ドレイン 2 9 : ソース・ドレイン 3 2 9 : ソース・ドレイン 3 2 9 : ソース・ドレイン 3 2 9 : アレスン 3 2 9 : アレイン 3 3 : アレイン 3 3 : アレイン 3 3 : アレイン 3 4 : アレイン 3 5 : アレイン 3 5 : アレイン 3 5 : アレイン 3 6 : アレイン 3 7 : アレイン 3 7 : アレイン 3 7 : アレイン 3 8 : アレイン 4 8

₹

【図24】 図21の円で囲んだ部分を拡大した要部**切断側**面図


<u>@</u>



35P:ヒン・ホール


【図7】

[図8]




【図9】

【図10】




【図11】

【図12】




【図13】

[図14]




【図15】

工程要所に於けるTFT基板を表す要部切断側面図




【図17】

工程要所に於けるTFT基板を表す要部切断側面図




[図16]

工程要所に於けるTFT基板を表す要部切断側面図




[図19]

TFT領域の一部を拡大して表した要部平面図




[図23]

L程要所に於けるTFT基板を表す要部切断側面図



【図20】

備子の部分を拡大して表した要部平面関




[図21]

「程要所に於けるTFT基板を表す要部切断側面図

【図22】

工程要所に於けるTFT基板を表す要部切断側面図



フロントページの続き

(72)発明者 花岡 一孝

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 津田 英昭

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 千田 秀雄

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 中村 公昭

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内